Основная задача анализа целостности сигнала в межсоединениях печатной платы заключается в выявлении на этапе проектирования электромагнитных помех, для дальнейшего их устранения.
Целостный сигнал — это сигнал с четкими и быстрыми переходами, стабильными и четкими логическими уровнями, точными соотношениями во времени. Электромагнитные помехи являются главным фактором, влияющим на целостность сигнала.
Существует три основных помехи:
- Задержка сигнала - это время, за которое сигнал доходит от передатчика до приемника. Причиной это задержки являются физические свойства трасс.
- Отражающие сигналы. Они возникают, если сигнал, который распространяется по линии передачи, встретит изменение волнового сопротивления, из-за чего некоторая часть сигнала отразится, а форма прошедшей части сигнала будет искажена.
- Перекрестные помехи - это любые явления, в которых сигнал, переданный по одной линии канала связи, создаёт нежелательный эффект в другой линии.
Для анализа целостности сигнала широко используют IBIS модели. IBIS (Input/Output Buffer Information Specification) — спецификация, описывающая входные и выходные буферы интегральных схем, стандартизованная EIA и ANSI (656-A).
IBIS-модель содержит информацию, относящуюся к цифровым буферам кристалла микросхемы. Анализ целостности сигнала делится на два этапа: предтопологический и посттопологический анализ.
Предтопологический анализ включает в себя предварительное исследование системы на наличие в ней проблем с целостностью сигналов.
Посттопологический анализ включает в себя максимально полное исследование системы на наличие проблем целостности сигналов с учетом реальной трассировки.
Методика анализа целостности сигнала делится на этапы.
- Эквивалентное построение схемы межсоединений.
- Выбор IBIS-модели для каждого элемента.
- Корректировка настроек для получения читаемых осциллограмм.
- Анализ полученных осциллограмм на выявление электромагнитных помех.
- Исправление выявленной ошибки.
Для данной работы приведен пример предтополгического анализа целостности с использованием DDR MT46V16V8 и контроллера FF896
1. Была спроектирована схема для дальнейшего предтопологического анализа целостности сигнала (рис. 1).
2. Что бы приступить к анализу целостности сигнала необходима для каждого элемента выбрать подходящую IBIS-модель. Для контроллера FF896 выбираем модель virtex_FF896.ibs (рис. 2а) для элемента MT46V16V8 выбираем модель t85a.ibs (рис.2 б).
3. После того как на все элементы были выбраны IBIS - модели необходимо изменить некоторые параметры для более удобного анализа. Затем запускаем симулятор (рис. 3.)
4. Из Рис. 3 . видно, что фронт волны dimm4.back и dimm4.front опаздывает на почти 2 нс. Чтобы это исправить необходимо взглянуть на схему. Можно обратить внимание на трансмиссионную линию TL53, значение Delay (задержка) = 1.5 нс.
5. Для того чтобы уменьшить задержку уменьшим значение Length до 0.8. После чего задержка стала 118.3 пкс.
После изменений параметров трансмиссионной линии TL53, проведем повторную симуляцию и увидим как поменялись волны (рис. 4).
Повторив симуляцию, после изменений некоторых параметров видим, что фронт волны dimm4.back и dimm4.front нормализовался.
Выводы:
В данной работе было проведено исследование методики анализа целостности сигнала в межсоединениях печатных плат электронных средств , использование IBIS-моделей для анализа сигнала. Был проведен предтопологический анализ с использованием DDR MT46V16V8 и контроллера FF896, в ходе чего была выявлена задержка сигнала, которая нарушала целостность сигнала.
1. Л. Н. Кичеев, Н. В. Лемешко IBIS-модели и их применение в задачах ЭМС. Москва: Изд-во Грифон. 2016 - 18 с.
2. Л. Н. Кичеев, А. И. Феоктистов, Н. С. Фомичева Анализ целостности сигналов в САПР печатных плат МИЭМ 2006 - 54 с.
Текст доклада, опубликованный в сборнике (скачать).